PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-112291

(43)Date of publication of application: 22.04.1994

(51)Int.Cl.

H01L 21/66

G01N 27/00

(21)Application number: 04-280832

(71)Applicant:

DAINIPPON SCREEN MFG CO LTD

(22)Date of filing:

25.09.1992

(72)Inventor:

HIRAE SADAO

andre and the state of the stat

KONO MOTOHIRO

SAKAI TAKAMASA


(54) MEASUREMENT OF LIFE TIME OF MINORITY CARRIER OF SEMICONDUCTOR

(57)Abstract.

PURPOSE: To measure the life time of minority carriers of a semiconductor in a

short time.

CONSTITUTION: Capacitors are in series connected on the sides of the insulating films 102 of the semiconductor wafers 100. The DC components of voltage piled with high frequency signals are impressed on the in series connection of the semiconductor wafers 100 and the capacitors 220 while being changed in steps so as to measure a temporal change of the synthetic capacity to be obtained thereby. The life time of the minority carriers in the semiconductor substrate can be found out basing on a temporal change of this synthetic capacity.



LEGAL STATUS

[Date of request for examination]

07,12,1995

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the

examiner's decision of rejection or application converted

registration]

[Date of final disposal for application]

abandonment

29.07.1999

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本**図特**許厅(JP)

(12) 会開特許会報(A)

(11)特許出願公開番号

特開平6-112291

(43)公開日 平成8年(1994)4月22日

(51) Int.Cl.

識別記号

FI

技術表示的所

HOIL 21/66

M 7377-4M

厅内整理番号

G01N 27/00

Z 7414-2J

賽査請求 未請求 請求項の数1(全 8 頁)

(21)出願番号

特顯平4-280832

(22)出願日

平成4年(1992)9月25日

(71)出願人 000207551

大日本スクリーン製造株式会社

京都府京都市上京区堀川通寺之内上る4丁

目天神北町 1番地の 1

(72)発明者 平得 貞雄

京都市伏見区羽東師古川町322番地 大日

本スクリーン製造株式会社各四工場内

(72)発明者 河野 元宏

京都市伏瓦区羽束師古川町322番地 大日

本スクリーン製造株式会社各西工場内

(72)発明者 坂井 高正

京都市伏見区羽東即古川町322番地 大日

本スクリーン製造株式会社洛西工場内


(74)代理人 弁理士 五十嵐 孝雄 (外1名)

(64)【発明の名称】 半導体の少数キャリアのライフタイム側定方法

(57)【要約】

【目的】 半導体の少数キャリアのライフタイムを短時間に測定する。

【標成】 半導体ウェハ100の絶縁膜102側にコンデンサ220を直列に接続する。半導体ウェハ100とコンデンサ220の直列接続に対して、高周波信号が登長された電圧の直流成分をステップ状に変化させて印加し、これによって得られる合成容量の時間変化を測定する。この合成容量の時間変化に基づいて、半導体基板中における少数キャリアのライフタイムを求める。



(2)

【特許請求の範囲】

【請求項】】 半導体基板の表面に絶縁膜を有する半導 体ウエハにおける少数キャリアのライフタイムを測定す る方法であって、

前記半導体ウエハの前配絶縁順側にコンデンサ部を直列 に設け、

前配半導体ウエハと前配コンデンサ部の直列結合に対 し、高周波信号が重量された電圧の直流成分をステップ 状に変化させて印加し、とれによって得られる前記直列 結合の合成容量の時間変化を測定し、

前記合成容量の時間変化に基づいて、前記半導体基板中 における少数キャリアのライフタイムを求めるととを特 徴とする少数キャリアのライフタイム測定方法。

【発明の詳細な説明】

[0001]

【屋業上の利用分野】との発明は、半海体の少数キャリ アのライフタイム測定方法に関する。

[0002]

【従来の技術】半導体基板中の格子欠陥は半導体装置の 特性に大きな影響があるため、基板中の格子欠陥の評価 20 で与えられる。 が半導体装置の製造工程における重要な試験項目の1つ になっている。半導体基板中の結晶欠陥を評価するため*

*に、従来から、結晶欠陥の密度と相関のある少数キャリ アのライフタイムが測定されている。少数キャリアのラ イフタイムを測定する方法としては、いわゆるゼルブス ト (Zerbst) 法が有名である。

【0003】図8は、ゼルプスト法による従来のC-t 測定の方法を示す概念図である。図8(A)において、 半導体基板 101の表面に絶縁膜102(酸化膜)が形 成された半導体ウエハ100上に第1の電極200が形 成され、いわゆるMIS標準が形成されている。また、

10 半導体基板101の裏面には第2の電極210が形成さ れている。ゼルブスト法では、第1の電極200と第2 の電極210の間に高周波信号が重要された電圧を印加 し、その直流成分(パイアス包圧)を図8(B)に示す ようにステップ状に変化させた後、図8(C)に示すよ うなMIS構造の容量の時間変化を測定する(以下、と の測定を「C-t測定」と呼ぶ)。そして、得られた容 量の時間変化に基づいて少数キャリアのライフタイムを 算出する。

【0004】C-t測定における容量の時間変化は次式

【数1】

$$-\frac{q \text{ Nd } \text{Eo } \text{Es}}{2\text{Cox}} - \frac{d}{dt} \left(\frac{\text{Cox}}{C}\right)^2 = \frac{q \text{ ni } \text{Eo } \text{Es}}{\tau_g \text{ Cinv}} \left(\frac{\text{Cinv}}{C} - 1\right) + q \text{ s ni}$$

q 電子の電荷量

Nd 不純物濃度

E0 真空の誘電車

Es 半導体の比談電車

Cox 発酵(酸化膜)の容量

C MIS権造の合成容量

Cinv MIS構造の反転状態における合成容量

ni 異性キャリア遺産

TR 少数キャリアのライフタイム

S 裹面再結合速度

数式1によれば、(Cox/C)の2乗の時間変化の傾き と(Cinv /C-1)の値とが直線関係にあるので、そ の傾きから少数キャリアのライフタイムでgを求めると とができる。なお、ゼルブスト法については、ゼルブス トによる文献 (M. Zerbst, Z. Angew, Phys. Vol.22. p.30, 1966) に詳述されている。

[0005]

からも解るように容量の時間変化の測定に10分あまり の時間を要しており、測定作業の効率が悪いという問題 があった。図9にも示すように、パイアス電圧の絶対値 を小さくすれば測定時間を短縮するととができる。とと ろが、パイアス電圧の絶対値を小さくすると、絶縁順と 半導体基板の界面において少数キャリアを消滅させる機 標が支配的になり、上記の数式1の右辺第2項(qsn 【発明が解決しようとする課題】従来の方法では、図9 50 ı)の値が大きくなる。このため、(Cox/C)の2乗 (3)

の時間変化の傾きと(Cinv /C-1)との直線関係が 不明瞭になり、ゼルブスト法によってライフタイムを算 出するのが困難になるという問題があった。

【0006】との発明は、従来技術における上述の課題 を解決するためになされたものであり、少数キャリアの ライフタイムを短時間に測定することのできる方法を提 供することを目的とする。

[0007]

【課題を解決するための手段】上述の課題を解決するた め、この発明による少数キャリアのライフタイム測定方 10 法では、前記半導体ウェハの前記絶縁膜側にコンデンサ 部を直列に設け、前記半導体ウェハと前記コンデンサ部 の直列結合に対し、高周波信号が重量された電圧の直流 成分をステップ状に変化させて印加し、これによって得 られる前記直列結合の合成容量の時間変化を測定し、前 配合成容量の時間変化に基づいて、前記半導体基板中に おける少数キャリアのライフタイムを求める。

【0008】なね、ととで言う「コンデンサ部」とは、 いわゆるコンデンサの他に、コンデンサとして機能する 他の要素、例えば絶縁度と電極との間に設けられたギャ 20 ップなどにも解釈される用語である。また、「結合」と は物理的、電気的に接続されている場合のみでなく、上 記のギャップなどのように、等価回路として見た場合に「 電気的に接続されている場合をも指す用語である。

[0009]

【作用】半導体ウェハの絶縁順側にコンデンサ部を直列 に設けると、パイアス低圧をステップ状に変化させた直 後において半導体基板に印加される電圧成分が比較的大 きくなり、との結果、空芝層領域が広くなって少数キャ リアの発生が促進されると推測される。

[0010]

【実施例】A、測定方法の基本的な考え方

図1は、本発明による少数キャリアのライフタイムの測 定方法で使用される基本的な構成を示す概念図である。 図1(A)において、半導体基板101の表面には絶縁 膜102 (酸化膜) が形成されており、絶縁膜102の 上には電極200が形成されている。 との構造はいわゆ るMIS標準である。また、半導体基板101の裏面に も電極210が形成されている。さらに、電極200に はコンデンサ220が直列に接続されている。

【001·1】図1(B)は、図1(A)の構造の等価回 路を示している。との等価回路は、半導体基板101に 形成される空乏層の容量Cdと、絶縁膜102の容量C oxと、コンデンサ220の容量Cc との直列接続で表わ される。ゼルブスト法で測定されるのは、とれらの直列 核統の合成容量Cの時間変化である。とのように、絶縁 膜102の側にコンデンサ220を直列に接続するとと によって、以下に示すように、C-t測定に要する時間 を従来に比べて顕著に短縮するととができる。

合のC-1測定と、図8に示したコンデンサが無い場合 の従来のC-t測定とについて比較する。合成容量Cの 時間変化は、数式1のように非線形像分方程式で与えら れるので、合成容量Cの解析解を求めるととはできな い。しかし、初期条件を仮定することによって合成容量 Cの時間変化を数値シミュレーションすることは可能で ある。そとで、上記数式1において、少数キャリアのラ イフタイムでg と、表面再結合速度s とを仮定し、従来 のC-t測定の結果で得られた合成容量Cの初期値C (to)を用いて、容量Cの時間変化を数値解析によっ て遅次算出した。なお、コンデンサ220を設けた場合 のC-t曲線を算出する際には、数式1において絶縁膜 の容量Coxの代わりに、絶縁膜102とコンデンサ22 0との合成容量を使用する。

【0013】図2は、n型半導体について上記の数値シ ミュレーションを行なって得られた結果を示すグラフで ある。図2において、上方にある2本の曲線はコンデン サ220を設けない場合のC-t曲線であり、測定に要 する時間は約500~700秒である。一方、下方にあ る2本の曲線はコンデンサ220を設けた場合の〇-t 曲線であり、例定に要する時間は約100~150秒で ある。このように、コンデンサ220を設けるととによ ってC-t測定に要する時間が約1/5に短縮される。 なお、コンデンサ220を設けた場合のパイアス電圧V bias (=-12V, -18V) は、十分に時間が経過し た後(約150秒後)において半導体100部分にかか る電圧が、コンデンサが無い場合(図8(A))のバイ アス電圧(=-2V、-3V)と等しくなるように設定 した。上述したように、このシミュレーションでは少数 30 キャリアのライフタイム cqの値自体を仮定しているの で、コンデンサ220がある場合の曲線はライフタイム τq を正確に反映したものである。言い換えれば、コン デンサ220を設けた場合にC-t曲線の測定時間が短 くなるが、このような短時間の測定結果からも、従来と 同等な精度でライフタイム rq を算出するととができ

【0014】コンデンサを設けるととによって測定時間 が短縮される理由は次のようなものと推定される。上述 したように、コンデンサ220を設けた場合に最終的に 40 半導体100部分にかかるパイアス電圧を、コンデンサ が無い場合のパイアス電圧と等しくなるように設定して いるので、十分に時間が経過した後に反転状態に達した 時点では、半導体基板101と絶縁膜102の界面に蓄 ·積される少数キャリアの量は両者とも同じである。 コン デンサの有無に超因する大きな違いは、パイアス保圧を ステップ状に変化させた直後(図2の時間0、図8 (C)の時間to)における空之層の広がりの釜にあ る。図2の時間0において、コンデンサが無い場合には 半導体基板101にかかるバイアス電圧は約-2、7V 【0012】図1のようにコンデンサ220を設けた場 50 であり、との電圧に応じた空芝層が形成される。一方、

コンデンサがある場合には、半導体基板101にかかる パイアス電圧は約~12Vである。すなわち、コンデン サを設けた場合の方が空乏層が、より広い領域に亘って 形成される。少数キャリアは空乏層内で発生するので、 空乏層領域が広いとその中で生成される少数キャリアの 量がとれに比例して増大し、半導体基板/絶縁膜界面に 速する少数キャリアも増大すると考えられる。そして、 との結果、半導体基板/絶縁膜界面に所定量の少数キャ リアが養積されるのに要する時間(すなわち、C-t測 定に要する時間)が短くなるものと推定される。

【0015】B. 第1の実験例:

図3は、実際にn型半導体についてC-t 測定を行なっ た結果を示すグラフである。コンデンサ220として は、空気以外の酵電物質を含まない可変コンデンサ(エ アパリコン)を用い、その容量値を25.9pFに設定 した。図3の例では、約180~250秒で測定が終了 しており、図8に示す従来の測定結果に比べて測定時間 が約1/3に短縮されている。図3のグラフからいわゆ るゼルブストプロットを行ない、少数キャリアのライフ タイムでa として1. 3msecという値が得られた。 との値は、従来の方法により求めら得た値とほぼ同じで あり、妥当な結果である。

【0018】なお、コンデンサ220としてはエアパリ コン以外のコンデンサも使用するととができる。しか し、空気以外の誘電物質を含む場合には、電圧変化に対 する容量のヒステリシスが無視できない場合があり、と れがC-t 測定に影響を与える可能性がある。従って、 コンデンサ220としては空気以外の誘電物質を含まな いものが好ましい。

【0017】C. 第2の実験例

図4は、この発明を適用したC~t測定方法に使用する 他の構成を示す概念図である。図4(A)において、絶 緑順102の上方にギャップdair を介して電極201 が保持されており、との駆極201と半導体裏面の電極 210との間に高周波成分を含むパイアス電圧が印加さ れる。

【0018】図4(B)」は、図4(A)の構造の等価回 路を示している。この等価回路は、図1(B)の等価回 路のコンデンサの容量Cc をギャップの容量Cair に置 けるギャップdair は図1(A)におけるコンデンサ2 20と同じ役割を有する。

【0018】図5は、図4(A)に示す構成を実現しつ つC - t 測定を行なう非接触測定装置の構成を表わす概 念図である。との非接触測定装置は、固定台1と、固定 台1の下部に設置された圧電アクチュエータ2と、圧電 アクチュエータ2のさらに下部に設置された架台3とを 備えている。架台3の底面にはブリズム4が設置されて いる。また、架台3の一方の斜面にはGaAlAsレー ザなどのレーザ発振器5が固定され、他方の斜面にはフ 50 いう利点がある。

ォトダイオードなどの受光センサ8が固定されている。 【0020】プリズム4の底面4aは、半導体ウェハ1 00を載還する試料台7の表面(平行な平面(x y平 面〉)と平行に設置されている。プリズム4の底面4 a には、リング状の測定用電極201が形成されている。 ブリズム4の下方には、ギャップGを介して半導体ウェ ハ100が試料台7上に保持されており、半導体ウェハ 100の表面100aがプリズム4の底面4aとほぼ平 行になるように設定されている。この非接触測定装置で 10 は、特別平4-132236号公報に詳述されているよ うに、プリズム4の底面4 a で全反射されるレーザ光の トンネル効果を利用するととによって、ギャップGおよ、 びdair の値を測定している。

【0021】圧電アクチュエータ2には位置制御装置1 1が接続されており、位置制御装置11から与えられる 毎圧に応じて架台3を2方向に移動させる。 受光センサ 8には光量測定器12が接続され、測定用電極201と 金属製の試料台7にはインビーダンスメータ13がそれ ぞれ接続されている。 インピーダンスメータ 13は、制 20 定用電極201と試料台7との間の合成容量を測定する 横掛である。位置制御装置11と光量制定器12とイン ピーダンスメータ13は、ホストコントローラ14に接 続されており、とのホストコントローラ14によって測 定装置全体の制御や、得られたデータの処理が行なわれ る。なお、ホストコントローラ14としては、例えばパ ーソナルコンピュータが用いられる。

【0022】図6は、図5の装置を用いてn型半導体の C-t測定を行なった結果を示すグラフである。ととで 用いたn型半導体は、図3の測定に用いたものと同じで 30 ある。なお、電価201と半導体ウエハ100との間の ギャップdair は350nmに設定された。図6の例で は、約30~40秒で測定が終了しており、図9に示す 従来の測定結果に比べて測定時間が約1/20に短縮さ れている。図6のグラフからゼルブストプロットを行な い、少数キャリアのライフタイム cg として1、2ms ecという妥当な結果が得られた。

【0023】D. 変形例

なお、との発明は上記実施例に限られるものではなく、 その要旨を逸脱しない範囲において種々の態機において き換えたものと同じである。すなわち、図4 (A)にお 40 実施することが可能であり、例えば次のような変形も可 能である。

> 【0024】(1)図7(A)に示すように、電極20. 1の下表面に絶縁膜230を形成したものを準備し、と れを図7(B)に示すように半導体の絶縁腹102の上 に押しつけることにより、図1 (A) および図4 (A) と等価な構成を形成するようにしてもよい。とのように すれば、絶縁膜230付きの電極201を半導体表面に 押しつけるだけでよいので測定の準備が簡単であり、従 って、全体としてより短時間で測定することができると

(5)

特嗣平6-112291

[0025]

【発明の効果】以上説明したように、本発明の測定方法 によれば、半導体の少数キャリアのライフタイムを短時 間に測定するととができるという効果がある。

【図面の簡単な説明】

【図1】本発明の測定方法に使用される基本的な構成を 示す概念図。

【図2】数値シミュレーションで得られたC-t曲線を 示すグラフ。

【図3】図1の構成を用いてC-t測定を行なった結果 10 14…ホストコントローラ を示すグラフ。

【図4】この発明を適用した他の構成を示す概念図。

【図5】図4に示す構成を実現しつつC-t測定を行な う非接触測定装置の構成を示す概念図。

【図8】図4の構成を用いてC-t測定を行なった結果 を示すグラフ。

【図7】との発明を適用したさらに他の構成を示す概念 図。

【図8】従来のC-t測定の方法を示す概念図。

【図9】従来のC-t測定により得られた結果を示すグ 20 Cox …絶縁膜の容量 ラフ.

【符号の説明】

1…固定台

2…圧電アクチュエータ

* 3…架台

4…プリズム

4 a…底面

5…レーザ発振器

6…受光センサ

7…试料台

11…位置制御装置

12…光量测定器

13…インピーダンスメータ

100…半導体ウエハ

101…半導体基板

102…舱緑膜

200, 201, 210…電板

220…コンデンサ

230…絶縁頭(酸化膜)

Cair …ギャップの容量

Cc …コンヂンサの容量


Cd …空乏層の容量

…合成容量

dair …ギャップ


Vb1as…パイアス電圧


[図1]



[2]9]

[图4]







特闌平6-112291

(6)


[2]2]




[図3]



[2]6]




[図7]



(B) 201 230 102 101 (7)

特開平6-112291



特開平8-112291

(8)

[图8]

